삼성전자 파운드리사업부 임원들이 화성캠퍼스에서 3나노 웨이퍼를 들고 있는 모습. [사진=삼성전자 제공]

(수원=포커스데일리) 최봉혁 기자 = 삼성전자가 GAA(Gate-All-Around) 기술을 적용한 3㎚(나노미터·1㎚는 10억분의 1m) 반도체 양산을 세계 최초로 시작했다. 반도체 파운드리(위탁 생산) 경쟁사인 대만 TSMC보다 빠른 양산이다. 삼성전자의 파운드리 경쟁력이 한 단계 높아졌다는 평가가 나온다.

삼성전자는 30일 3㎚ 공정의 고성능 컴퓨팅(HPC)용 시스템 반도체를 초도 생산했다고 밝혔다. 동시에 모바일 시스템온칩(SoC) 등으로 3㎚ 공정 적용을 확대해 나간다는 계획도 공유했다. 3㎚ 공정은 반도체 제조 공정 가운데 가장 앞선 기술이다. 반도체 초미세공정에서 나노 단위 공정은 성능을 결정하는 데 중요한 역할을 한다. 얼마나 얇은 광원으로 정밀한 회로를 그릴 수 있느냐에 따라 성능이 정해지기 때문이다.

광원의 굵기가 가늘수록 트랜지스터 사이의 너비를 줄일 수 있는데, 이는 반도체의 성능과 전력효율에 직접적인 영향을 미친다. 현재 10㎚ 이하로 반도체를 양산할 수 있는 회사는 전 세계에서 TSMC와 삼성전자가 유일하다. 두 업체는 현재 5㎚ 공정 반도체를 주력으로 양산하고 있다.

삼성전자는 3㎚ 공정에 세계 최초로 GAA 기술을 적용했다. GAA 기술은 차세대 트랜지스터 구조를 말한다. 반도체의 구성을 이루는 트랜지스터는 전류가 흐르는 채널과 채널을 제어하는 게이트로 구분된다. GAA는 채널의 4면을 게이트가 둘러싸고 있는 구조다. 3면이 맞닿아 있는 기존 핀펫(FinFET) 구조와 비교해 반도체의 전류 흐름을 더 세밀하게 제어할 수 있어 전력 효율을 높일 수 있다.

삼성전자는 채널을 얇고 넓은 모양의 나노시트 형태로 구현한 독자적 MBCFET(다중가교채널 트랜지스터) GAA 구조도 처음으로 적용했다. 나노시트 폭을 조정하면 채널의 크기를 다양하게 바꿀 수 있어 더 세밀한 전류 조절이 가능하다. 이는 고성능, 저전력 반도체 설계에 유리하게 작용한다.

이번에 발표한 3㎚ GAA 1세대 공정은 기존 5㎚ 핀펫 공정과 비교해 전력을 45% 줄이는 동시에 성능은 23% 개선했다. 면적은 16% 줄였다. 삼성전자는 앞으로도 3㎚ 설계 공정 기술 최적화 작업을 개선해 소비전력 등 성능을 더 끌어올린다는 계획이다. 삼성전자가 공개한 3㎚ GAA 2세대 공정은 5㎚ 핀펫 대비 전력 50% 절감, 성능 30% 향상, 면적 35% 축소될 것으로 예상된다. 삼성전자 관계자는 “고객사 요구에 맞는 최적화 작업을 통해 극대화된 전성비(단위 전력당 성능)를 제공, 차세대 파운드리 서비스 시장을 주도해 나가겠다”라고 했다.

삼성전자가 GAA 기술을 적용한 3㎚ 공정 양산에 성공하면서 파운드리 시장에서 삼성전자의 기술 경쟁력이 더욱 강화될 전망이다. 동시에 3㎚ 공정 양산을 앞세워 시스템 반도체 1위를 목표로 하는 ‘시스템 반도체 2030′ 비전 달성에도 속도가 붙을 것으로 예상된다. 삼성전자는 메모리 반도체 1위를 넘어 시스템 반도체에서도 초격차 전략을 강화한다는 계획이다.

한편 업계의 관심은 삼성전자가 얼마나 많은 글로벌 정보통신(IT) 업체들을 3㎚ 공정 고객사로 확보할 수 있는지에 집중되고 있다. 업계는 AMD를 삼성전자의 첫 번째 3㎚ 공정 고객사로 보고 있다. 삼성전자가 향후 애플과 구글, 퀄컴 등을 고객사로 확보할 경우 삼성전자의 파운드리 점유율 20%를 달성할 수 있게 된다. 삼성전자의 올해 1분기 파운드리 점유율은 16.3%로, TSMC(53.6%)와 30%포인트 넘는 격차를 보이고 있다.

최시영 삼성전자 파운드리사업부장(사장)은 “삼성전자는 파운드리 업계 최초로 핀펫, 극자외선(EUV) 등 신기술을 선제적으로 도입하면서 빠르게 성장했다”라며 “앞으로도 차별화된 기술을 적극 개발하고 공정 성숙도를 빠르게 높이는 시스템을 구축해 나가겠다”라고 했다.

최봉혁 기자  fdn7500@ifocus.kr

<저작권자 © 포커스데일리, 무단 전재 및 재배포 금지>